6692 – Core3S500E

Dokumentationshinweis: Diese technische Dokumentation wurde aus einer archivierten Lieferantenquelle neu formuliert. Technische Angaben und Befehle müssen vor der Verwendung mit der Produktversion und den Herstellerunterlagen abgeglichen werden.

Zusammenfassung

Technische Übersicht der Waveshare Core3S500E-Kernplatine auf Basis des Xilinx XC3S500E-FPGAs. Enthält Hardware-Grundlagen, Versorgungsspannungen, JTAG-Programmierung und Quick-Start-Beispiele.

Zugeordnete Produkte bei JW Tech

• 6692 – Core3S500E, XILINX Kernplatine
• WSAL6692 – Core3S500E, XILINX Kernplatine

Technische Übersicht

• Die Kernplatine basiert auf dem Xilinx XC3S500E-SRAM-basierten FPGA; die Konfigurationsdaten werden im SRAM gehalten und bei jedem Neustart neu geladen.
• Versorgung: Eingang 5 V wird über AMS1117-Regler in 3,2 V (VCC3.3), 2,5 V (VCC2.5) und 1,2 V (VCC1.2) umgewandelt; ein PWR_LED an 3,3 V zeigt den Stromzustand an.
• Taktschaltung: Ein onboarder 50-MHz-Quarzoszillator liefert das Uhrungssignal über einen dedizierten globalen Clock-Eingang (GCLK/CLK).
• Reset-Schaltung: RC-Reset mit RESET-Taste erzeugt ein aktiv-niedriges Reset-Signal; die nCONFIG-Taste löst eine Neu-Konfiguration des FPGAs ohne Neustart aus.
• JTAG-Schnittstelle: TDI, TDO, TMS, TCK sind vorhanden; Programmierung erfolgt über einen Platform Cable USB-Programmierer zusammen mit einem JTAG-Adapter; zu programmierende Dateien müssen als .msc für die XCF04S-PROM vorliegen.
• Konfigurations-PROM: Eine XCF04SA (4 Mbit) speichert die Konfigurationsdaten auch ohne Spannung; sie unterstützt In-System-Programmierung über JTAG.
• LED-Schaltung: Vier Onboard-LEDs werden jeweils über eigene FPGA-Pins angesteuert; ein niedriges Signal am LED-Pin schaltet den zugehörigen LED ein.
• Erweiterungsplatinen: Die Waveshare Open-Platinen folgen dem Konzept „Kern-Erweiterung getrennt“; die Schnittstellen sind so gewählt, dass Kompatibilität mit anderen FPGA-Platinen gegeben ist.

Hinweise und Versionsgrenzen

• Die genaue Pinbelegung und die korrekte Ausrichtung des JTAG-Adapters (Pfeil nach oben) muss vor der Programmierung geprüft werden.
• Die Quelle erwähnt einen bekannten Fehler: Beim Flashen geht die Stromversorgung verloren – die Lösung verweist nur auf einen externen Link, der hier nicht verfügbar ist; bitte beim Hersteller nachfragen.
• Einige Tests benötigen zusätzliche Erweiterungsplatinen (Joystick, Tasten, SEG-LED, Keypad, Sensoren etc.); ohne diese Platinen funktionieren die Beispiele nicht.
• Die Spannungspegel der IO-Bereiche (VCCO_0/1/2/3) können je nach Anwendung 3,3 V, 2,5 V, 1,8 V, 1,5 V oder 1,2 V betragen; die korrekte Auswahl hängt vom jeweiligen Design ab.

Quelle und Revisionsnachweis

• Core3S500E - Waveshare Wiki
• Quellrevision: 104252
• Erfasst: 2026-08-29T09:02:29+00:00
• SHA-256: 41cfccba1388ffc564b637f9de651f68e6e6a0cbcac502ef9b3543266408cee7