https://wiki.jw-tech.eu/index.php?action=history&feed=atom&title=6692_%E2%80%93_Core3S500E6692 – Core3S500E - Versionsgeschichte2026-10-23T23:56:35ZVersionsgeschichte dieser Seite in JW Tech WikiMediaWiki 1.43.9https://wiki.jw-tech.eu/index.php?title=6692_%E2%80%93_Core3S500E&diff=1709&oldid=prevJWTechPublisher: Freigegebene technische Dokumentation veröffentlicht; Text-only und noindex2026-09-05T22:35:16Z<p>Freigegebene technische Dokumentation veröffentlicht; Text-only und noindex</p>
<p><b>Neue Seite</b></p><div>__NOINDEX__<br />
'''Dokumentationshinweis:''' Diese technische Dokumentation wurde aus einer archivierten Lieferantenquelle neu formuliert. Technische Angaben und Befehle müssen vor der Verwendung mit der Produktversion und den Herstellerunterlagen abgeglichen werden.<br />
<br />
== Zusammenfassung ==<br />
Technische Übersicht der Waveshare Core3S500E-Kernplatine auf Basis des Xilinx XC3S500E-FPGAs. Enthält Hardware-Grundlagen, Versorgungsspannungen, JTAG-Programmierung und Quick-Start-Beispiele.<br />
<br />
== Zugeordnete Produkte bei JW Tech ==<br />
* [https://shop.jw-tech.eu/p/6692 6692 – Core3S500E, XILINX Kernplatine]<br />
* [https://shop.jw-tech.eu/p/WSAL6692 WSAL6692 – Core3S500E, XILINX Kernplatine]<br />
<br />
== Technische Übersicht ==<br />
* Die Kernplatine basiert auf dem Xilinx XC3S500E-SRAM-basierten FPGA; die Konfigurationsdaten werden im SRAM gehalten und bei jedem Neustart neu geladen.<br />
* Versorgung: Eingang 5 V wird über AMS1117-Regler in 3,2 V (VCC3.3), 2,5 V (VCC2.5) und 1,2 V (VCC1.2) umgewandelt; ein PWR_LED an 3,3 V zeigt den Stromzustand an.<br />
* Taktschaltung: Ein onboarder 50-MHz-Quarzoszillator liefert das Uhrungssignal über einen dedizierten globalen Clock-Eingang (GCLK/CLK).<br />
* Reset-Schaltung: RC-Reset mit RESET-Taste erzeugt ein aktiv-niedriges Reset-Signal; die nCONFIG-Taste löst eine Neu-Konfiguration des FPGAs ohne Neustart aus.<br />
* JTAG-Schnittstelle: TDI, TDO, TMS, TCK sind vorhanden; Programmierung erfolgt über einen Platform Cable USB-Programmierer zusammen mit einem JTAG-Adapter; zu programmierende Dateien müssen als .msc für die XCF04S-PROM vorliegen.<br />
* Konfigurations-PROM: Eine XCF04SA (4 Mbit) speichert die Konfigurationsdaten auch ohne Spannung; sie unterstützt In-System-Programmierung über JTAG.<br />
* LED-Schaltung: Vier Onboard-LEDs werden jeweils über eigene FPGA-Pins angesteuert; ein niedriges Signal am LED-Pin schaltet den zugehörigen LED ein.<br />
* Erweiterungsplatinen: Die Waveshare Open-Platinen folgen dem Konzept „Kern-Erweiterung getrennt“; die Schnittstellen sind so gewählt, dass Kompatibilität mit anderen FPGA-Platinen gegeben ist.<br />
<br />
== Hinweise und Versionsgrenzen ==<br />
* Die genaue Pinbelegung und die korrekte Ausrichtung des JTAG-Adapters (Pfeil nach oben) muss vor der Programmierung geprüft werden.<br />
* Die Quelle erwähnt einen bekannten Fehler: Beim Flashen geht die Stromversorgung verloren – die Lösung verweist nur auf einen externen Link, der hier nicht verfügbar ist; bitte beim Hersteller nachfragen.<br />
* Einige Tests benötigen zusätzliche Erweiterungsplatinen (Joystick, Tasten, SEG-LED, Keypad, Sensoren etc.); ohne diese Platinen funktionieren die Beispiele nicht.<br />
* Die Spannungspegel der IO-Bereiche (VCCO_0/1/2/3) können je nach Anwendung 3,3 V, 2,5 V, 1,8 V, 1,5 V oder 1,2 V betragen; die korrekte Auswahl hängt vom jeweiligen Design ab.<br />
<br />
== Quelle und Revisionsnachweis ==<br />
* [https://www.waveshare.com/wiki/Core3S500E Core3S500E - Waveshare Wiki]<br />
* Quellrevision: 104252<br />
* Erfasst: 2026-08-29T09:02:29+00:00<br />
* SHA-256: <code>41cfccba1388ffc564b637f9de651f68e6e6a0cbcac502ef9b3543266408cee7</code></div>JWTechPublisher